This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06084357 A

(43) Date of publication of application: 25.03.94

(51) Int. CI

G11C 11/409 G11C 11/413

(21) Application number: 04237284

(22) Date of filing: 04.09.92

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TAGUCHI MASAO

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To always execute a stable action by actuating a pair of first differential amplifier transistors and actuating also a pair of second differential amplifier transistors when an active state is attained.

CONSTITUTION: A lease regulator circuit is mounted on a chip. The P channel type MOS transistors MTrQ3, MTrQ4 and MTrQR and the N channel type MOS transistors $MTrQ_1$, $MTrQ_2$ and $MTrQ_5$ - $MTrQ_8$ and a capacitor CC are provided. Then, the transistors MTrQ₁ and MTrQ₂ constitute a pair of first differential amplifier transistors and the transistors MTrQ₆ and MTrQ₇ constitute a pair of second differential amplifier transistors. The first transistors MTrQ1 and MTrQ2 are always actuated and a current to the extent of 10_uA flows to it through the transistor MTrQ5. At an active time, the gate of the transistor MTrQR is driven by the comparatively large current of an mA level by a prescribed circuit and a pair of second transistors MTrQ6 and MTrQ7 are also actuated. Then, a voltage control circuit to which the current to the extent of some mA flows through the transistor

MTrQ₈ and which can execute the stable action under any condition is obtained.

COPYRIGHT: (C)1994,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-84357

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

G 1 1 C 11/409 11/413

> 6741-5L 6741-5L

G 1 1 C 11/34

353 E

335 A

審査請求 未請求 請求項の数4(全 16 頁)

(21)出願番号

特願平4-237284

(71)出願人 000005223

富士通株式会社

(22)出願日

平成 4年(1992) 9月 4日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 田口 眞男

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 青木 朗 (外3名)


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】 安定した電圧を供給するための電圧制御回路 をチップ上に搭載した半導体装置に関し、どのような状 況下においても安定した動作が可能な電圧制御回路を搭 載した半導体装置の提供を目的とする。

【構成】 チップ上に電圧制御回路を搭載した半導体装置であって、前記電圧制御回路は、一対の負荷デバイスQ3,Q4 を共通に持ち、ゲート同士およびドレイン同士が共通に接続された複数の差動増幅トランジスタ対Q1,Q2;Q6,Q7 を具備し、該複数の差動増幅トランジスタ対は、スタンバイ状態を含めて常時動作している第1の差動増幅トランジスタ対Q1,Q2 と、アクティブ状態になったときに動作する第2の差動増幅トランジスタ対Q6,Q7 とを備えるように構成する。

本発明に係る半導体装置の一実施例を示す回路図



【特許請求の範囲】

【請求項1】 チップ上に電圧制御回路を搭載した半導 体装置であって、

前記電圧制御回路は、一対の負荷デバイス (Q3,Q4)を 共通に持ち、ゲート同士およびドレイン同士が共通に接 続された複数の差動増幅トランジスタ対 (Q1,Q2;Q6, Q7)を具備し、

該複数の差動増幅トランジスタ対は、スタンバイ状態を 含めて常時動作している第1の差動増幅トランジスタ対 (Q1,Q2)と、アクティブ状態になったときに動作する 第2の差動増幅トランジスタ対 (Q6,Q7)とを備えたこ とを特徴とする半導体装置。

【請求項2】 前記アクティブ状態になったときに動作 する第2の差動増幅トランジスタ対 (Q6,Q1)のソース 側バイアス回路の内部抵抗を、該アクティブ状態への遷 移を検出した後前記チップがスタンバイ状態に入るまで の間に、徐々に低下させるようにしたことを特徴とする 請求項1の半導体装置。

【請求項3】 前記第2の差動増幅トランジスタ対(Q 6,Q7)のソース側バイアス回路を構成するトランジスタ (Q8)のゲートに対して、積分回路を経由したチップ活 性化クロック信号 (RASZ) を印加するようにしたこ とを特徴とする請求項2の半導体装置。

【請求項4】 前記第2の差動増幅トランジスタ対(Q 6.Q7)のソース側バイアス回路を構成するトランジスタ (Q₈)を、並列接続さた複数のトランジスタ (Q₈₁, Q 82. Q83) で構成し、該並列接続さた複数のトランジス タ (Q81, Q82, Q83) の各ゲートに対して、異なる遅 延を与える遅延回路(DD)を介してチップ活性化クロ ック信号(RASZ)を印加するようにしたことを特徴 30 とする請求項2の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に関し、特 に、安定した電圧を供給するための電圧制御回路をチッ プ上に搭載した半導体装置に関する。近年、DRAMや SRAM等の半導体記憶装置を始めとする集積回路のチ ップ上に電圧制御回路を搭載し、外部から供給された電 圧に対してチップ内に設けた基準電圧発生手段の発する 電圧をもとに一定の電圧を供給する回路を有する半導体 40 応するようになっている。 装置が提供されている。チップ上に定電圧発生回路を搭 載するメリットは、一般に『安定化電源』という名称で 知られている装置におけるメリットと同じく、非安定な 電源を供給しても必要な負荷回路部分では安定な電圧を 供給することができる点にある。例えば、外部から5V の電源を供給したとしても、チップ内部を3Vの電源電×

 $V_1 = V_{EXT} - |V_{ThQR}|$

程度となる。尚、図6において、参照符号RAは差動ア ンプ内部抵抗であり、アンプ部は電流を最小限にしてい るので、信号周波数の対象範囲ではCc に対して無視で 50 ング状態であると考えることができる。

*圧仕様で設計しておき、この間にシリーズレギュレータ 型の安定化電源回路を入れることにより、外部から供給 される電圧の5Vが多少変動しても内部の3Vが安定し て供給される。そして、近年、どのような状況下におい ても安定した動作が可能な電圧制御回路を搭載した半導 体装置の提供が要望されるようになっている。

[0002]

【従来の技術】図5は従来の半導体装置の一例を示す回 路図であり、フィードバック制御型のシリーズレギュレ 10 - 夕回路を示すものである。同図に示されるように、チ ップ上に搭載する一般的なシリーズレギュレータ回路 は、Pチャネル型MOSトランジスタQ3,Q4,QR;Nチ ャネル型MOSトランジスタQ1,Q2,Q5 およびキャパ シタCc を備えて構成されている。

【0003】参照符号Vext は外部から供給される電源 電圧を示し、Vref は、例えば、チップ内に設けた基準 電圧発生手段で発生された基準電圧を示し、そして、V INTは内部回路に供給する電圧を示している。また、図 5に示されるように、トランジスタQ3,Q4 は一対の負 荷デバイスを構成し、トランジスタQ1,Q2 は差動増幅 トランジスタ対を構成するようになっている。ここで、 トランジスタQ5 は、差動増幅トランジスタ対Q1,Q2 とグランドとの間に設けられ、そのゲートには基準電圧 Vref が印加されている。

【0004】まず、図5に示すシリーズレギュレータ (内部降圧レギュレータ) 回路を対象回路として、過渡 応答についての論理解析を行う。すなわち、解析的手法 を主体に内部降圧レギュレータの過渡応答を推測して設 計的に留意すべきキーポイントを明確にし、また、回路 シミュレーションにおける追求すべき方向づけを行うた めに、内部降圧レギュレータの過渡応答についての理論 解析を行う。

【0005】図5の回路において、フィードバック制御 は長周期変動に対するものだけであって、差動アンプは 電流を最小限に絞るようになっている。すなわち、相対 的にトランジスタQR の寸法を大きく設定するようにな っている。一方、短周期変動に対しては、キャパシタC c を通じてのトランジスタQR のゲート電圧変調によ り、該トランジスタQR のドレイン電流を変化させて対

【0006】図6は図5の半導体装置の短周期変動に対 する等価回路を示す図である。上述した図5の回路は、 短周期変動に対しては等価的に図6のようになる。図6 の等価回路において、バイアス電圧V1 は、トランジス **タQR がスタンバイ時に Icc2 (約50 μA) 相当を供** 給するのに十分な電圧となっており、

..... (1)

きる程に十分大きなインピーダンスとなっている。つま り、トランジスタQR のゲートは、交流的にフローティ 3

【0007】次に、動作解析を行うために、図6をもとにして図7のモデル回路を考えることにする。図7は従来の半導体装置の問題を説明するためのモデル回路を示す図であり、同図中、参照符号Co は負荷配線系固定容量を示し、また、CL はクロック動作で瞬時動作する回路の内部容量(例えば、センスアンプ動作瞬時に見える*

*ビット線容量、或いは、リセット時に見えるデコーダ等 のプリチャージ容量)である。

【0008】 $V_{G(t)} \& V_{INT(t)}$ のスタンバイ時(t=0-) における値は、

[0009]

【数1】

 $V_{G(t)}$ と $V_{INT(t)}$ のスタンバイ時($t = 0^-$)における値は、

$$V_{G(t-0)} = V_{EXT} - |V_{ThQR}|$$

$$V_{INT(t-0)} = V_{INTQ}$$
..... (2)

である。また、スイッチ投入直後($t=0^+$)には電荷再分配則によって、

$$V_{INT(1-0^+)} = \frac{C_o}{C_o + C_L} V_{INTO}$$
 (3)

となる。さらに、 $V_{\alpha(1)}$ は、キャパシタ C_c およびトランジスタ Q_R のゲート~ソース間容量 C_{cs} によって、

$$V_{G(1-0^+)} = V_{G(1-0^-)} - \frac{C_c}{C_c + C_{GS}} (V_{1NTO} - V_{1NT(1-0^+)})$$

$$= V_{G(1-0^-)} - \frac{C_c}{C_c + C_{GS}} \cdot \frac{C_L}{C_O + C_L} V_{1NTO} \quad \cdots \quad (4)$$

に変化する。

このとき流れるトランジスタQgのドレイン電流 Ip(1-0+)は、

$$I_{D(1-0^+)} = \frac{W}{2L} \mu C_{OX} (V_{EXT} - V_{G(1-0^+)} - |V_{ThOR}|)^2$$

$$= \frac{W}{2L} \mu C_{OX} (\frac{C_c}{C_c + C_{GS}} \cdot \frac{C_L}{C_0 + C_L})^2 V_{INTO}^2 \cdots (5)$$

【 $0\ 0\ 1\ 0$ 】が流れる。さて、 $V_{INT(t)}$ $E_{ID(t)}$ の関係は I_D によって C_D + C_L を充電し、且つ、 C_C および C_{GS} の直列容量を充電する関係にあるので、次のように

表わすことができる。

[0011]

【数2】

 $I_{D(i)} = \underbrace{(C_0 + C_L) \frac{d}{dt} V_{INT(i)}}_{i_1} + \underbrace{\frac{C_c C_{GS}}{C_c + C_{GS}} \frac{d}{dt} V_{INT(i)}}_{i_2} \cdots (6)$

時刻tにおけるQ_Rのゲート電圧は、(4)式と同様にして、

$$V_{G(i)} = V_{G(i-0)} - \frac{C_c}{C_c + C_{GS}} (V_{INTO} - V_{INT(i)})$$
 (7)

である。従って、ドレイン電流は、

Vas (t)

$$I_{D(t)} = \frac{W}{2L} \mu C_{OX} \left(V_{EXT} - V_{O(t)} - |V_{ThOR}| \right)^{2}$$

$$= \frac{W}{2L} \mu C_{OX} [V_{EXT} - V_{O(t-0)}] + \frac{C_{C}}{C_{C} + C_{OS}}$$

$$\cdot (V_{INTO} - V_{INT(t)}) - |V_{ThOR}|^{2}$$

$$= \frac{W}{2L} \mu C_{OX} \left(\frac{C_{C}}{C_{C} + C_{OS}} \right) (V_{INTO} - V_{INT(t)})^{2} \dots (8)$$

である。(6)式および(8)式より、

$$(C_{o} + C_{L}) \frac{d}{dt} V_{1NT(1)} + \frac{C_{c} C_{GS}}{C_{c} + C_{GS}} \frac{d}{dt} V_{1NT(1)}$$

$$= \frac{W}{2L} \mu C_{0X} \left(\frac{C_{c}}{C_{c} + C_{GS}}\right)^{2} \left(V_{1NTO} - V_{1NT(1)}\right)^{2} \qquad \cdots (9)$$

【0012】ここで、この微分方程式(9)を解くため 【0013】 に、 【数3】

$$f_{(i)} = V_{INTO} - V_{INT(i)}$$

$$A = \frac{\frac{W}{2L} \mu C_{ox} \left(\frac{C_{c}}{C_{c} + C_{os}}\right)^{2}}{C_{c} + C_{L} + \frac{C_{c} + C_{os}}{C_{c} + C_{os}}}$$

8

と置く、これを用いて(9)式を書き直すと、

$$-\frac{d}{dt}f_{(1)} = Af_{(1)}^{2}$$

となる。これは変数分離することができ、

Ad
$$t = -\frac{d f \omega}{f \omega^2}$$

この解は、

$$f(t) = \frac{1}{A(t-const)}$$

で表わされる。ゆえに、

$$V_{1NTO} - V_{1NT(t)} = \frac{1}{A(t - const)}$$

時刻t=0 ($t=0^+$) において、

$$V_{INTO} - V_{INT} (t-0^+) = -\frac{1}{A \cdot const}$$

【0014】(3)式の関係から、

【数4】

[0015]

$$const = \frac{1}{A (V_{1NTO} - V_{1NT (1=0^{+})})}$$

$$= -\frac{1}{A \frac{C_{L}}{C_{O} + C_{L}}} V_{1NTO}$$

$$= -\frac{\frac{C_{O} + C_{L}}{A C_{L} V_{1NTO}} (16)$$

を得る。これを (14) 式に適用すると、

$$V_{\text{INTO}} - V_{\text{INT}(t)} = \frac{1}{A \left(t + \frac{C_0 + C_L}{AC_L V_{\text{INTO}}}\right)}$$

$$= \frac{1}{At + \frac{C_0 + C_L}{C_L} \cdot \frac{1}{V_{\text{INTO}}}} \quad (17)$$

【0016】が得られる。ここで、(17)式によって、各回路定数さえ判ればVINTの過渡変化が計算できることになる。また、(17)式の関数形を見るとVINT(t)は双曲線であり、Aの値が大きい程漸近線に近づくことになる。尚、Aの値を大きくするには、トランジスタQRの利得を大きくし、且つ、容量Ccを大きくすることである。

【0017】図8は図7のモデル回路における内部電圧の時間変化VINT(1)を示す図である。次に、図8の変化を実デバイスのパラメータで計算し、実デバイスパラメータでの検証を行うことにする。まず、次のような仮定を導入する。

【0018】 【数5】 $C_o = 1 \ 0 \ 0 \ 0 \ pF$ $C_L = 3 \ 5 \ 0 \ 0 \ pF$ (注1) $\mu = 0. \ 0 \ 2 \ 2 \ 4 \ 7 \ m^2 / vs$ (注2) $W = 1 \ 0 \ 0 \ 0 \ 0 \ \mu m$ $L = 0. \ 5 \ \mu m$ $C_{ox} = 4. \ 2 \ 0 \ 6 \times 1 \ 0^{-3} \ F / W^2$ (注3) $\mu C_c = 1 \ 0 \ 0 \ pF$

 $C_{GS} = 0$. 6 $C_{G} = 0$. 6 L·W·Cox →1. 2 6 2×1 0⁻¹⁰(F)=1 2 6 pF (注4)

$$C \times 3.3^{\text{v}} \times \frac{1^{\text{s}}}{150 \times 10^{-9\text{s}}} = \frac{250 \times 10^{-3\text{w}}}{3.3^{\text{v}}} \times 1^{\text{s}} \cdots (18)$$

これよりc を求めるとc = 3. 4.4×1.0^{-8} つまり 3.4.4.0 pFに相当する。

(注2):16MSRAM用の実測データ(9522-M5) でW/L=10/0.5の PMOS、 t_{ox} =80Åで V_{Th} =-0.5 V、 I_{D} =-3.7mA@ V_{G} = V_{D} =-3.3 V。これより計算した。

(注3): tox=80 Åに対応するもの

(注4):五極管領域では近似的に全ゲート容量の60%がCosになる。

【0019】以上の場合、 【0020】 【数6】

$$A = \frac{\frac{100000}{2 \times 0.5} \times 0.02247 \times 4.206 \times 10^{-3} (\frac{100p}{100p + 126.2p})^{2}}{1000p + 3500p + \frac{100p + 126.2p}{100p + 126.2p}}$$

$$= 4.054 \times 10^{8} \rightarrow 1.652 \times 10^{8} \qquad \cdots (19)$$

$$@W = 10000 \ \mu \text{ m}$$

$$V_{\text{INTO}} = 2.4 \text{ V}$$

$$\therefore V_{\text{INT(1)}} = 2.4 - \frac{1}{4.054 \times 10^{8} \text{ t} + \frac{1000 + 3500}{3500} \times \frac{1}{2.4}}$$

$$= 2.4 - \frac{1}{4 \times 10^{8} \text{ t} + 0.536} \qquad \cdots (20)$$

【0021】さらに、抵抗成分の影響を考慮する。図9 20*方が良いが、定性的に応答は次のようになる。 は従来の半導体装置において、内部電圧の変化を実際の パラメータを用いて計算した結果を示す図であり、図1 0は図7のモデル回路に抵抗成分を含めたときの回路を 示す図である。図9の結果は、配線系の抵抗を入れてい ないため t=0* において、過激な内部電圧 V_{INT} の降 下が起っている。しかしながら、実際には、図10に示 す回路のようにC」には必ず配線抵抗、或いは、トラン ジスタT、の内部抵抗が入る。この回路の応答は解析的 に見通しが良くないのでシミュレーションを主体にした*

【0022】スイッチSWの投入直後、R=0とした前 の解析では直ちに電荷再配分が起ったため急激な内部電 圧VINT(t)の降下があったが、抵抗RL が存在すると、 トランジスタQR の影響を考えない場合、内部電圧V INT(t)はCo, CL, RLの応答は微分方程式を解くと (解くまでもなく)、

[0023]

$$V_{1N7(1)} = V_{1N70} \left[\frac{C_0}{C_0 + C_L} + \frac{C_L}{C_0 + C_L} \exp \left\{ -\frac{1}{R_L} \left(\frac{1}{C_0} + \frac{1}{C_L} \right) t \right\} \right]$$
..... (21)

である。そのグラフは図11のようになる。

る電流に対応し、接線の傾きは、

$$\frac{d}{dt} V_{INT(t)} = -\frac{V_{INTO}}{R_{I} C_{O}} \qquad \cdots (22)$$

【0024】である。図10の回路においては、内部電 圧 V I NT (t) の変化は、抵抗 R L に流れる電流としてトラ ンジスタQR からの電流と容量Co およびCL との電荷 再配分による電流の合成で決定されるため、図12に示 されるように、時間 t=0 + 付近では抵抗R にの影響に よって、内部電圧 Vint(t)の急降下は制限され、時間と ともにトランジスタQR の特性に支配されるようにな

る。つまり、抵抗RLの存在で図9のような急激な内部 電圧VINT(t)の低下は生じなくなる。どの程度低下する かは (21) 式によって、抵抗RL 及び容量Co に依存す ることになる。

[0025]

【数8】

-8-

 $t=0^+$ における接線が $V_{\text{INT}(t)}=\frac{C_o}{C_o+C_o}$ V_{INTo} と交わる時刻を t_1 と

する。 t_1 を計算することは $V_{INT}(t)$ の曲線が $t=0^+$ 付近でどのような過渡特 性を示すかを推定するのに役立つ。接線は、

$$V_{(1)} = -\frac{V_{1NTO}}{R_{1} C_{0}} t + V_{1NTO} \qquad (23)$$

であるから、
$$V_{(1)} = \frac{C_o}{C_o + C_L} V_{INTo} となる t_1 は、$$

$$t_1 = \frac{C_o C_L R_L}{C_o + C_L}$$

【0026】と求まる。前記の値を用いると(Co = 1

 $t_1 = 777.8 \times 10^{-12} RL$

となる。 $R_L = 10\Omega$ のとき $t_1 = 7$. 78 ns、 $R_L =$ 100Ω のとき77. 8nsであるため、図9における t =0近傍において、内部電圧VINT(t)は急激な変化はせ ず、 $R_L = 10\Omega$ の場合でもt = 7.78nsへ向けて電 圧が降下していく。また、トランジスタQR の効果によ って、 $t = 7 \sim 8$ ns頃には内部電圧 $V_{INT(t)}$ はかなり回 復しているので、これらを総合的に見ると内部電圧V INT(t)の過渡変化は意外に小さいようである。尚、変動 幅の詳細な値は解析的手法よりもシミュレーションを活 用した方が良いと思われる。

【0027】次に、帰還回路の作用に付いて考察する。 帰還回路の作用によって、Vınt(t)がVıntoに対して降 30 におけるCo, CL での電荷再配分効果が消滅してQn 下した場合、トランジスタQR のゲート電圧をグランド 側へ引いて、VINT(t)を増大させるようにQ1の駆動が 始まる。Q1, Q2 (図5参照)の駆動力は弱く設定さ れており、QRのCc がミラー効果で大容量に見えるこ とから Q_1 側からの駆動効果は t = 0+付近ではすぐに は現れない。

 $0\ 0\ 0\ pF$, $C_L = 3\ 5\ 0\ 0\ pF$), (25)

【0028】しかしながら、 Q_1 , Q_2 は $V_{INT(t)}$ がV20 INTOよりも低い間は、VINT(t)を増大させるように駆動 しつづける。図9から明らかなように、VINT(t)がほぼ 完全に VINTo に回復するには 100 ns程度かかるので (帰還効果を考えないとき)、Q1 , Q2 の駆動は相応 の長時間続くことになる。 Q_1 , Q_2 の動作をコンパレ ータ的なものと近似し、Q1 がオン、Q2 がオフと考え る。こうするとQ1 の駆動電流はQ3 の電流で決定され るので、Q3 を近似的に定電流源とすると、この値はス タンバイ時に増幅系に許される消費電流 (≒10 μA) そのものである。これを Is と表わすと、t=t1 近傍 からの充電作用が主体になる t = t2 (t2 > t1) に おける回路動作は、図13に示されるように、RL の効 果を無視して考えることができる(CLRLの直列回路 が完全に容量性に見える)。このとき回路方程式は、

..... (24)

[0029]

【数9】

$$(C_{o} + C_{L}) \frac{dV_{INT(1)}}{dt} + \frac{C_{L} C_{o}}{C_{L} + C_{o}} \cdot \frac{dV_{INT(1)}}{dt} = I_{D} \quad (26)$$

$$V_{o(1)} = V_{o(1-0^{-})} - \frac{C_{o}}{C_{c} + C_{o}} \quad (V_{INTo} - V_{INT(1-0^{+})})$$

$$\cdot V_{cc} - |V_{Thp}||$$

$$+ \frac{C_{c}}{C_{c} + C_{o}} \quad (V_{INT(1)} - V_{INT(1-0^{+})}) - \frac{I_{s} t}{C_{c} + C_{o}}$$

$$= V_{EXT} - |V_{ThP}| - \frac{C_{c}}{C_{c} + C_{o}} \quad (V_{INTo} - V_{INT(1)}) - \frac{I_{s} t}{C_{c} + C_{o}}$$

$$= \frac{W}{2L} \mu C_{ox} \left\{ V_{EXT} - V_{G(1)} - |V_{ThP}| \right\}^{2}$$

$$= \frac{W}{2L} \mu C_{ox} \left\{ \frac{C_{c}}{C_{c} + C_{o}} \left(V_{INTo} - V_{INT(1)} \right) + \frac{I_{s} t}{C_{c} + C_{o}} \right\}^{2}$$

$$= \frac{W}{2L} \mu C_{ox} \left\{ \frac{C_{c}}{C_{c} + C_{o}} \left(V_{INTo} - V_{INT(1)} \right) + \frac{I_{s} t}{C_{c} + C_{o}} \right\} \quad (28)$$

$$= \frac{W}{2L} \mu C_{ox} \left(\frac{C_{c}}{C_{c} + C_{o}} \right)^{2} \left\{ V_{INTo} - V_{INT(1)} + \frac{I_{s} t}{C_{c}} \right\} \quad (28)$$

$$= \frac{W}{2L} \mu C_{ox} \left(\frac{C_{c}}{C_{c} + C_{o}} \right)^{2} \left\{ V_{INTo} - V_{INT(1)} + \frac{I_{s} t}{C_{c}} \right\} \quad (29)$$

【0030】となる。この方程式をRunge-Kutta法で数値解すると、図14の特性を得る。尚、t=0付近はRLの影響が強く上式の解の妥当性がないので、RLが無視できる $t \ge 20$ nsで示した。上述した数値解の結果を見ると、VINT $(t) \ge 2.4$ Vとなるのはt

= 1 9 0 ns付近 (W= 1 0 0 0 0 0 μm、 Is = 1 0 μ * 40

*A、Cc=100pF)であり、 $t\ge 190ns$ 以降 V INT(t)>VINTOとなるため Q_1 , Q_2 のコンパレータが 反転して Is を引く動作が起らなくなる。W=1000 $0~\mu$ mではこれは t=300nsのときになる。一方、V G(t) の経時変化を考えると、(27)式から、

 $W=1~0~0~0~0~\mu$ mのとき $V_{G(t=190ns)}=V_{EXT}~-~|~V_{ThP}~|~-0.00841$ $W=1~0~0~0~\mu$ mのとき $V_{G(t=300ns)}=V_{EXT}~-~|~V_{ThP}~|~-0.01327$

となる。つまりW=100000 μ mにおいては8.4 mV、10000 μ mにおいては13.3 mVだけゲートバイアスがかかっており、 $V_{\text{INT}(t)}$ が V_{INT0} をクロスすることで誤差増幅器Q1,Q2 がIs を引くのをやめ、逆にIs を供給するようになってもしばらくはQR はオン状態を続けるので $V_{\text{INT}(t)}$ はオーバーシュートをしてしまう。

【0031】実際にはDRAMは190nsより速いサイ 50 恐れがある。

クルタイムで動くのでVINT(t)が完全に回復する前に次のサイクルに入ってしまう。この結果VINT(t) <VINTOの状態は長期間つづき、この間誤差増幅器はIs を引きっぱなしになる。この結果QR のゲート電圧はかなりVss側に引かれた状態で動作が続くため、突然スタンバイに入ったときにはQR は直ちにカットオフはできず、VINT(t)のオーバーシュートは無視できない大きさになる

[0032]

【発明が解決しようとする課題】上述したように、図5 に示すシリーズレギュレータ (内部降圧レギュレータ) 回路には、チップがアクティブ状態で過渡的に急激に変 化するチップの消費電流に対して常に一定の電圧を供給 する電圧制御能力と共に、チップがスタンバイ状態とな っているときに回路自身が消費する電力を最小とするこ とが必要とされている。そこで、従来、スタンバイ時の 消費電流を抑制するために、フィードバック制御用アン プに流す電流を数十マイクロアンペア程度とするように 10 を目的とする。 なっている。その結果、長期的な(例えば、数秒程度) の変化に対しては、フィードバック制御が効果を持って 出力電圧を常に基準電圧(参照電圧)に等しくなるよう にすることができるが、短期的(数十ナノ秒程度)の変 化に対しては、アンプの電流が小さく負荷を高速に駆動 する能力はない。

【0033】また、直列制御用のpMOSトランジスタ のゲートとドレインの間には、意図的に大きな容量を挿 入し、負荷側の電流が急激に変化して制御トランジスタ のドレイン電圧が変化したとき、その変化をゲートに及 20 ぶようにする。つまり、高速な負荷電流変化に対して は、差動増幅器による制御は効果を持たず、容量結合で ゲート電圧を変調するだけにする。

【0034】ところで、従来の回路の場合、負荷電流が 急増した場合に出力電圧は降下し、徐々に回復する。し かしながら、本発明者の解析によれば、DRAMの内部 電源系には、3000ピコファラッド程度の充電放電す る容量があり、さらに、これに並列に電圧安定化のため の容量が付加される。この容量を2000ピコファラッ ドとして、この端子間電圧の回復は数百ナノ秒を要する ため、DRAMのようにサイクルタイムが120ナノ秒 程度のデバイスでは電圧が完全に回復する前に次のサイ クルに入ってしまい、再び大きな負荷電流が流れる。こ れを繰り返していると、チップ内の電圧は、常に正規の 電圧よりも若干低い状態が続くため、長期的変化に対応 して動作するフィードバック制御回路系は出力電圧を高 くするように直列制御トランジスタを常に駆動すること になる。

【0035】この結果、速いサイクルタイムで高速動作 していたチップが突然スタンバイ状態に入ったとき、直 40 列制御トランジスタのゲート・ドレイン間に挿入されて いた容量(数百ピコファラッド)には、当該トランジス タの内部抵抗を最も低下させる方向のバイアス電圧が充 電されているため、これが制御増幅器の電流によって充 電されるまでは当該トランジスタは内部抵抗が低い状態 を続ける。この結果、負荷電流が殆ど無いスタンバイ状 態でのチップ内部電源電圧が規定値よりも増大し、次に アクティブ状態にないると再び内部電源電圧が低下する という不安定なサイクルを繰り返す恐れがある。

【0036】このような電源電圧の不安定は、メモリセ 50 1に示されるように、トランジスタ Q_3,Q_4 は一対の負

20

ル内の蓄積電荷に対しては、「電源バンプ」と呼ばれる 効果によって、正規の電荷量よりも実効的な電荷量の減 殺を生じさせる効果を持つ。この結果、センスアンプの 感度が悪い場合や α線がチップに入射して雑音信号電荷 を発生させていた場合等と重複したとき、容易にDRA Mチップに誤動作を起こすことになる。

【0037】本発明は、上述した従来の半導体装置が有 する課題に鑑み、どのような状況下においても安定した 動作が可能な電圧制御回路を搭載した半導体装置の提供

[0038]

【課題を解決するための手段】本発明によれば、チップ 上に電圧制御回路を搭載した半導体装置であって、前記 電圧制御回路は、一対の負荷デバイスQ3,Q4 を共通に 持ち、ゲート同士およびドレイン同士が共通に接続され た複数の差動増幅トランジスタ対Q1,Q2;Q6,Q7 を具 備し、該複数の差動増幅トランジスタ対は、スタンバイ 状態を含めて常時動作している第1の差動増幅トランジ スタ対Q1,Q2 と、アクティブ状態になったときに動作 する第2の差動増幅トランジスタ対Q6,Q1 とを備えた ことを特徴とする半導体装置が提供される。

[0039]

【作用】本発明の半導体装置によれば、複数の差動増幅 トランジスタ対は、スタンバイ状態を含めて常時動作し ている第1の差動増幅トランジスタ対Q1,Q2 と、アク ティブ状態になったときに動作する第2の差動増幅トラ ンジスタ対Q6,Q1 とで構成されている。そして、アク ティブ状態になったときに動作する第2の差動増幅トラ ンジスタ対Q6,Q7 のソース側バイアス回路の内部抵抗 30 は、該アクティブ状態への遷移を検出した後チップがス タンバイ状態に入るまでの間に、徐々に低下させるよう になっている。

【0040】これによって、本発明に係るチップ上に電 圧制御回路を搭載した半導体装置は、どのような状況下 においても安定した動作を行うことができる。

[0041]

【実施例】以下、図面を参照して本発明に係る半導体装 置の実施例を説明する。図1は本発明に係る半導体装置 の一実施例を示す回路図であり、フィードバック制御型 のシリーズレギュレータ回路(内部降圧レギュレータ回 路)を示すものである。同図に示されるように、本実施 例のチップ上に搭載するシリーズレギュレータ回路は、 Pチャネル型MOSトランジスタQ3,Q4,QR:Nチャネ ル型MOSトランジスタQ1,Q2,Q5,Q6,Q7,Q8 およ びキャパシタCc を備えてている。

【0042】参照符号Vext は外部から供給される電源 電圧を示し、Vref は、例えば、チップ内に設けた基準 電圧発生手段で発生された基準電圧を示し、そして、V INTは内部回路に供給する電圧を示している。また、図

22

荷デバイスを構成し、トランジスタ Q_1,Q_2 は第1の差動増幅トランジスタ対を構成し、さらに、トランジスタ Q_6,Q_7 は第2の差動増幅トランジスタ対を構成するようになっている。ここで、トランジスタ Q_5 は、差動増幅トランジスタ対 Q_1,Q_2 のソースとグランドとの間に設けられ、そのゲートには基準電圧 V_{ref} が印加され、また、トランジスタ Q_8 は、差動増幅トランジスタ対 Q_6,Q_7 のソースとグランドとの間に設けられ、そのゲートにはチップ活性化クロック信号RASZが供給されている。

【0043】第1の差動増幅トランジスタ対Q1,Q2は、スタンバイ状態を含めて常時動作しており、常に、トランジスタQ5を介して、10μA程度の電流が流されている。また、第2の差動増幅トランジスタ対Q6,Q7は、アクティブ状態になったときだけ動作するようになっており、アクティブ状態において、トランジスタQ8を介して数mA程度の電流が流されることになる。

【0044】このように、本実施例の半導体装置は、従来のチップ上に電圧制御回路を搭載した半導体装置における内部電圧VINT(t)のオーバーシュートが特定のサイクルタイムの条件で電圧制御回路(内部降圧レギュレータ回路)の存在を意味のないものにしてしまうことを防止するようになっている。すなわち、オーバーシュートを防止するためには、トランジスタQRのゲート電圧を速く安定値に回復させることが必要であり、本実施例の半導体装置では、図1の回路によって、アクティブ時には比較的大電流(mAレベル)でトランジスタQRのゲートを駆動するようになっている。尚、スタンバイ時には、消費電力を最小限に抑えるために、小電流(μAレベル)でトランジスタQRのゲートを駆動するようになっている。

【0045】図2は図1の半導体装置における内部電圧の回復時刻と駆動トランジスタ電流との関係を示す図であり、図1の回路において、トランジスタQ8の引き抜き電流の値に対してVINT(t)がVINTOである2.4 Vまで回復するのに要する時間(これ以降誤差増幅器は反転してVINT(t)のオーバーシュートを抑えるようになる)を求めた結果を示すものである。尚、この計算は、前記(29)式でIs値を変えて、VINT(t)=VINTOとなる時刻をRunge-Kutta法で求めたものである。

【0046】この図2に示す結果から明らかなように、誤差増幅器に1mA前後の電流を流しておけば1回のRASサイクル活性期間内でVINT(t)は回復し、その結果、サイクルを続けたときにVINT(t)が低下したままになることに起因した電圧オーバーシュートを防ぐことができる。尚、誤差増幅器に1mA程度の電流を与えることはアクティブサイクル内だけで行うので消費電力上の支障は生じない。

【0047】ところで、トランジスタQ8 のターンオンを急激に行うとフィードバックループのゲインが急変

し、その過渡応答が VINT(t)の乱れを生じさせる恐れがある。そこで、トランジスタ Q8 はゆっくりターンオンするようにゲートに入る RASZ の波形を鈍らせて該トランジスタ Q8 のゲートに印加するのが好ましい。すなわち、アクティブ状態になったときに動作する第2の差動増幅トランジスタ対 Q6.Q7 のソース側バイアス回路の内部抵抗を、該アクティブ状態への遷移を検出した後、チップがスタンバイ状態に入るまでの間に、徐々に低下させるようにする。

【0048】図3は図1の半導体装置におけるRASZ信号 10 を説明するための図であり、同図(a) はRASZ信号の波形 図を示し、同図(b) は好ましいRASZ信号を生成するため の回路を示している。図3(b)に示すように、トランジ スタQ8 のゲートに供給する信号は、チップの活性化信 号RASZをインバータ Io で反転し、それを抵抗Ro およ び容量Coで構成した積分回路IIで波形を鈍らせるよ うになっている。すなわち、図3(a)の①に示すよう に、チップの活性化信号RASZがチップ選択時に高レベル から低レベルに変化すると、その信号はインバータIo により反転された後(図3(a)の②)、積分回路IIに 20 供給される。そして、積分回路IIにより、その波形が 鈍らされた信号(図3(a)の③)は、トランジスタQ8 のゲートに供給され、これにより、トランジスタQ8の 抵抗値(オン抵抗)が、チップの活性化後からチップが スタンバイ状態に入るまでの間に、徐々に低下する(徐 々に電流を増大する)ことになる。

【0049】これにより、電圧制御回路を搭載した半導体装置を、どのような状況下においても安定して動作させることができる。尚、上述した構成は、チップの活性 化信号RASZが立ち下がった(活性化された)後、センスアンプが動作するまでに若干の時間的余裕があるので問題は生じない。図4は図1の半導体装置における要部の変形例を示す回路図である。図1~図3を参照して説明した実施例では、差動増幅トランジスタ対Q6,Q7のソース側バイアス回路を構成するトランジスタQ8のゲートに対して、積分回路を経由したチップ活性化クロック信号を印加するようになっているが、本実施例では、該トランジスタQ8を並列接続さた複数のトランジスタQ81,Q82、Q83で構成し、これらのトランジスタQ81,Q82、Q83に対して、異なる遅延を有するチップ活性化クロック信号を印加するようになっている。

【0050】すなわち、図4に示されるように、遅延回路DDは、複数のインバータ $I_1 \sim I_6$ を備え、トランジスタ Q_{81} のゲートにはチップ活性化クロック信号RASZを直接供給し、トランジスタ Q_{82} のゲートにはインバータ $I_1 \sim I_4$ を介して遅延されたチップ活性化クロック信号RASZを供給し、そして、トランジスタ Q_{83} のゲートにはインバータ $I_1 \sim I_6$ を介してさらに遅延されたチップ活性化クロック信号RASZを供給するようになっている。これにより、トランジスタ $Q_{81} \sim Q_{83}$ は、時間の経

過と共にスイッチ・オンすることになり、チップの活性 化後からチップがスタンバイ状態に入るまでの間に、徐 々に電流を増大することができる。尚、図4では、トラ ンジスタ (バイアス回路用トランジスタ) は、Q81~Q 83の3つとされ、また、遅延回路DDを構成するインバ ータの数も I₁ ~ I6 の6つとされているが、これらの 構成は必要に応じて様々に変化させることができるのは いうまでもない。

[0051]

【発明の効果】以上、詳述したように、本発明の半導体 10 装置によれば、スタンバイ状態を含めて常時動作してい る第1の差動増幅トランジスタ対と、アクティブ状態に なったときに動作する第2の差動増幅トランジスタ対と を設けることによって、どのような状況下においても安 定した動作を行うことができる。

【図面の簡単な説明】

【図1】 本発明に係る半導体装置の一実施例を示す回路 図である。

【図2】図1の半導体装置における内部電圧の回復時刻 と駆動トランジスタ電流との関係を示す図である。

【図3】図1の半導体装置におけるRASZ信号の波形を示 す図である。


【図4】図1の半導体装置における要部の変形例を示す 回路図である。

【図5】従来の半導体装置の一例を示す回路図である。

【図6】図5の半導体装置の短周期変動に対する等価回 路を示す図である。

【図1】

本発明に係る半導体装置の一実施例を示す回路図



【図7】従来の半導体装置の問題を説明するためのモデ ル回路を示す図である。

【図8】図7のモデル回路における内部電圧の時間変化 を示す図である。

【図9】従来の半導体装置において、内部電圧の変化を 実際のパラメータを用いて計算した結果を示す図であ る。

【図10】図7のモデル回路に抵抗成分を含めたときの 回路を示す図である。

【図11】図10のモデル回路における電荷配分配での 内部電圧の過渡変化を示す図である。

【図12】図10のモデル回路における内部電圧の時間 変化を示す図である。

【図13】従来の半導体装置における帰還制御が生じて いるときのレギュレータ部分の等価回路を示す図であ る。

【図14】帰還制御が生じているときの従来の半導体装 置における内部電圧の時間変化を示す図である。

【符号の説明】

20 Q1, Q2 …第1の差動増幅トランジスタ対 (N型MOS トランジスタ)

Q3,Q4 …負荷デバイス (P型MOSトランジスタ) Q5:Q8;Q81, Q82, Q83…バイアス回路用トランジス


Q6,Q7 … 第2の差動増幅トランジスタ対 (N型MOS トランジスタ)

DD…遅延回路

タ (N型MOSトランジスタ)

【図4】

図1の半導体装置における要部の変形例を示す回路図




【図2】

【図5】

図1の半導体装置における内部電圧の回復時刻と駆動 トランジスタ電流との関係を示す図

従来の半導体装置の一例を示す団路図





【図3】


【図6】

図1の半導体装置におけるRAS Z信号の破形を示す図 (a)

図 5 の半導体装置の短周期変動に対する等価回路 を示す図









【図7】


【図8】

【図10】

従来の半導体装置の問題を説明するための 図7のモデル回路における内部電圧の時間変化を示す図 図7のモデル回路に抵抗成分を含めたときの回路 モデル回路を示す図









【図9】

【図11】

従来の半導体装置において、内部電圧の変化を実際の パラメータを用いて針算した結果を示す図

図10のモデル回路における電荷配分配での内部電圧 の過渡変化を示す図





【図12】

図10のモデル回路における内部電圧の時間変化 を示す図




図13]

従来の半導体装置における帰還創御が生じている ときのレギュレータ部分の等価回路を示す図

【図14】

帰還制御が生じているときの従来の半導体装置に おける内部電圧の時間変化を示す図

